IBM POWER7研發首席工程師來台說明技術創新

日前IBM POWER7研發首席工程師William Starke來台介紹POWER7處理器技術，主要強調的重點在於採用eDRAM帶來的能源效益、更大的Throughput能力以及更佳的RAS特性。

William Starke表示，POWER7很重要的一項創新，是採用了新一代的快取記憶體設計。
IBM曾經在去年(2009)時發佈了32nm的eDRAM(embedded DRAM)，這是一種可以比SRAM還要快上數倍的技術，而POWER7則可以說是第一個採用了eDRAM技術的產品，其在L3的部分設計了32MB eDRAM的快取。在記憶體的技術上傳統以效能較好的SRAM為主，但儲存1bit的資料必須使用6個電晶體，而DRAM則只要使用1個電晶體，eDRAM的技術則是透過SOI(silicon-on-insulator)方式。William指出，相較於SRAM，eDRAM可以縮小1/3的面積以及1/5的待機能耗，在頻寬部分若與POWER6的L3 Cache相較，每個核心可以獲得兩倍的提升。

吞吐量也是POWER7強調的重點，POWER7為最多8核心的設計，每核心包含12個執行單元(Execution Unit)並可平行處理4個執行緒，這樣的能力可以在現今虛擬化以及效能上給予伺服器效能最大的支持。
POWER7雖然是POWER6的下一代，不過在主要工作頻率上卻不如POWER6來得高。William指出，POWER7整體的核心效能並非來自於工作時脈的提升，還包括TurboCore、4-Thread SMT、Out-of-Order、Wider Pipe等，即使工作時脈較低，整體效能仍舊是POWER6的1.5倍。
整體而言在POWER7八核心處理下，共可有32個執行緒、96個執行單元、每個Cycle 48個分派的動作；而對伺服器架構來說，POWER7可以做到橫向的擴展，最大可以到32插槽，達到256核心、1024執行緒的大型運算架構系統。

William Starke所屬的研發團隊成員幾乎都擁有研發POWER處理器超過10年的經驗，這也使得POWER處理器的規劃可以橫跨好幾代，並按照三年的更新週期推出下一代產品。他同時還強調，IBM同時擁有處理器、半導體、作業系統、主機、虛擬化、中介軟體以及解決方案的能力，也讓產品得到更可靠的驗證。

「IBM Power Systems的客戶並非只是來自於挖角其他UNIX伺服器品牌的客戶而已，IBM也逐步的擴大產業應用的類別，像是電力、天然氣、水利供應機構或是公家機關、醫療機構等」，IBM全球Power System行銷與策略副總裁Scott K. Handy表示，而對於虛擬化技術的比較，Scott K. Handy認為在PowerVM比起x86伺服器的虛擬化有以下優點：
1.安全性 - LPAR分區方式比一般x86虛擬機器的分割具備更高的安全性。
2.效能 - PowerVM額外效能的損耗(overhead)較少。
3.可配置虛擬CPU的數量 - Power 7有八核心，在PowerVM下能夠為VM提供更多的虛擬處理器配置。




---------------------------------------------
附註1.POWER7 12個執行單元如下：
- 2 Fixed Point Units（定點運算單元）
- 2 Load/Store Units also do Simple FX ops（存取單元）
- 4 Double Precision Floating Point Units（雙倍精確符點運算單元）
- 1 Branch Unit（分支單元）
- 1 Condition Register Unit（狀態存放單元）
- 1 Vector Unit（向量單元）
- 1 Decimal Floating Point Unit（十進位浮點運算單元）

附註2.POWER7主要單元代號說明
- Instruction Fetch Unit，IFU
- Condition Register Unit/Branch Unit，CRU/BRU
- Load/Store Unit，LSU
- Instruction Schdule Unit，ISU
- Decimal Fixed Point Unit，DFU
- Fixed Point Unit，FXU
- Vector-Scalar Extension Floating Point Unit，VSX FPU

附註3.POWER7重要的RAS機能如下：
- 針對SMP Interconnect to other Chips：ECC protected、Node hot add /repair
- 針對處理器核心：Checkpoint and Recovery、Stacked latches to improve SER、Partition isolation on checkstops
- 針對L3 eDRAM：ECC protected、Auto-purge、Auto-delete、Spare rows and columns
- 針對I/O匯流排：ECC protected以及Hot add
- 針對InfiniBand介面：Redundant paths（備援路徑）
- Dynamic Oscillator Failover（動態震盪器故障移轉）
- Corrects full chip kill on X8 DIMMs (64 Byte ECC on Memory)
- Dual memory chip failures do not cause outage (Spare DRAM devices implemented)
- Recover partition from memory failures (Selective memory mirroring capability)
- HW assisted scrubbing
- Dynamic sparing on channel interface
- PowerVM Hypervisor protected from full DIMM failures
    ．【硬體】 新冠肺炎延燒 NetApp助企業應變
．【硬體】 搶攻AI、5G Arm推新產品
．【硬體】 Hitachi Vantara推AI重新定義儲存
．【硬體】 伊頓三大策略 布局企業轉型
．【硬體】 搶進健康商機 華碩結盟嘉大
．【硬體】 專為NAS設計 Western Digital推
．【硬體】 Pure Storage 2020預測 儲存即服
．【硬體】 借重台灣人才 NetApp 擴大規模
．【硬體】 宜鼎攜手微軟 AIoT邊緣落地
．【硬體】 AMD EPYC論壇 眾多夥伴力挺